正版数字系统设计与Verilog HDL(第6版) 王金明著 电子工业出版

¥12.00

ISBN:9787121300974

优惠
团购批发:自营店购书满888元,批发价为图书定价1.9折起; 在售图书真实库存,首次下单立减10%,24小时内闪电发货~ 代理咨询联系QQ:1332660539
品相
库存
86
销量
65
折扣
旧书代发/批发1.9折起 全国满35包邮(自营店)
提示

支持7天无理由退换货

基本信息

 

书名:数字系统设计与Verilog HDL(第6版)

作者:王金明 编著

出版社:电子工业出版社

出版日期:2016-10-01

ISBN:9787121300974

字数:

页码:

版次:

装帧:平装-胶订

开本:16开

商品重量:

编辑推荐


内容提要


本书根据EDA课程教学要求,以提高数字设计能力为目的,系统阐述FPGA数字系统开发的相关知识,主要内容包括EDA技术概述、FPGA/CPLD器件、Verilog硬件描述语言等。全书以Quartus Prime、Synplify Pro软件为平台,以Verilog—1995和Verilog—2001语言标准为依据,以可综合的设计为重点,通过大量经过验证的数字设计实例,阐述数字系统设计的方法与技术,由浅入深地介绍Verilog工程开发的知识与技能。本书的特点是:着眼于实用,紧密联系教学实际,实例丰富。全书深入浅出,概念清晰,语言流畅。

目录


作者介绍


王金明,南京理工大学通信学院教授,长期从事数字系数设计、电子电路设计方面课程的教学与科研工作。

文摘


序言



客服

收藏

0

购物车

加入购物车